台湾专利TW201322387A 半導體元件及其製造方法

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
本發明關於一種半導體元件及其製造方法。該半導體元件包括一基板、一介電層、一金屬層、一互連金屬及一圓形絕緣層。該基板具有至少一通孔。該介電層鄰近於該基板。該金屬層鄰近於該介電層。該互連金屬位於該至少一通孔。一圓形絕緣層環繞該互連金屬，其中該絕緣層具有一上表面，且該上表面接觸該介電層。藉此，該金屬層可經由該互連金屬電性連接至該基板之另一表面。
公开号:TW201322387A
申请号:TW101120928
申请日:2012-06-11
公开日:2013-06-01
发明作者:Chih-Jing Hsu；Ying-Te Ou
申请人:Advanced Semiconductor Eng；
IPC主号:H01L23-00

专利说明:
半導體元件及其製造方法
本發明係關於一種半導體封裝，特別的是，係關於使用矽穿孔(Through silicon Via,TSV)技術之三維(3D)半導體封裝。
習知堆疊式半導體元件之製造方法中，導電孔道(Conductive Vias)係先形成於一半導體晶圓內。接著，該導電孔道顯露於該半導體晶圓之上下二表面。然後，一介電層及一金屬層依序形成於該半導體晶圓之上表面或下表面。然而，如果該介電層及該金屬層已經形成於該半導體晶圓上，此方法則不適用。
本揭露之一方面係關於一種半導體元件。在一實施例中，該半導體元件包括一基板，其內具有至少一導電孔道，該至少一導電孔道包含一互連金屬及一絕緣層，該絕緣層係環繞該互連金屬；一介電層，位於該基板之一第一表面，且覆蓋該絕緣層之一上表面之至少一部份；及一金屬層，鄰近於該介電層，且電性連接至互連金屬。在一實施例中，該互連金屬貫穿該介電層以電性連接該金屬層，且該絕緣層未貫穿該介電層。該絕緣層可以完全被該介電層所覆蓋。在其他實施例中，該互連金屬係為杯狀，其中，該互連金屬包含一水平部，該水平部實質上平行該第一表面，該水平部與該第一表面之距離小於該水平部與該基板之一第二表面之距離，該第二表面係相對該第一表面。該杯狀互連金屬定義出一內部，該內部之內具有一絕緣材料。在其他實施例中，該互連金屬係為一金屬柱。在一實施例中，該介電層具有一凹部，該凹部之深度係小於該介電層之厚度，該絕緣層部分地延伸至該介電層中。在一實施例中，該介電層具有一開口，其中部分該金屬層係位於該介電層之開口中以連接該互連金屬。
本揭露之另一方面係關於一種製造方法。在一實施例中，一種半導體元件之製造方法包括以下步驟：蝕刻一基板以形成一圓柱狀腔體；沈積一互連金屬於該圓柱狀腔體中；蝕刻該基板以形成一圓柱狀孔洞，其中該互連金屬係位於該圓柱狀孔洞之內；及沈積一絕緣層於該圓柱狀孔洞內以，其中該絕緣層具有一上表面，且該上表面接觸一介電層，該介電層係位於該基板上。互連金屬係形成於該圓柱狀腔體之一側壁上，以形成杯狀且定義出一內部；一圓形絕緣層係形成於該圓柱狀孔洞中，且一中心絕緣材料係形成於該內部。在一實施例中，該金屬層更位於該介電層之開口中；且該圓柱狀腔體顯露部分該金屬層。
參考圖1，顯示本發明之一實施例之半導體元件1之剖視示意圖。該半導體元件1包括一晶圓10及一導電孔道26。該導電孔道26係形成於該晶圓10內。該晶圓10包含一基板11、一介電層12及一金屬層13。在本實施例中，該基板11之材質係為半導體材質，例如矽或鍺。然而，在其他實施例中，該基板11之材質可以是玻璃。該基板11具有一第一表面111、一第二表面112及一通孔114。
如圖1所示，該介電層12係位於該基板11之第一表面111，且具有一開口121以顯露該金屬層13之一部分。該開口121之位置係對應該導電孔道26之位置。在本實施例中，該介電層12包含高分子聚合物，例如聚亞醯胺(PI)或聚丙烯(PP)。然而，在其他實施例中，該介電層12可以是氧化矽或氮化矽。該金屬層13係位於該介電層12上。在本實施例中，該金屬層13之材質為銅。
如圖1所示，該導電孔道26包含一絕緣層22、一互連金屬24及一中心絕緣材料25。該互連金屬24係位於該基板11之通孔114內，且接觸該金屬層13以確保電性連接。在本實施例中，該互連金屬24延伸穿過該介電層12之開口121以接觸該金屬層13。該互連金屬24係為杯狀且定義出一內部241，且該中心絕緣材料25係位於該內部241內。
在本實施例中，該絕緣層22係位於該互連金屬24及該通孔114之一側壁之間，且環繞該互連金屬24。該絕緣層22之材質可以是高分子聚合物，其和該中心絕緣材料25可相同。該絕緣層22延伸至該介電層12，亦即，該絕緣層22具有一上表面，該上表面接觸該介電層12，且該絕緣層22並未延伸至該介電層12內。以該基板11垂直方向量測(從該第一表面111至該第二表面112)，該絕緣層22之長度係小於該互連金屬24之長度。
參考圖2至圖5，顯示本發明該半導體元件1之製造方法之一實施例之示意圖。
參考圖2，提供該晶圓10。該晶圓10包含該基板11、該介電層12及該金屬層13。在本實施例中，該基板11之材質係為半導體材質，例如矽或鍺。然而，在其他實施例中，該基板11之材質可以是玻璃。該基板11具有一第一表面111及一第二表面112。該介電層12係位於該基板11之第一表面111。在本實施例中，該介電層12包含高分子聚合物，例如聚亞醯胺(PI)或聚丙烯(PP)。然而，在其他實施例中，該介電層12可以是二氧化矽(SiO₂)。該金屬層13係位於該介電層12上。在本實施例中，該金屬層13之材質為銅。
如圖2所示，以蝕刻方式從該基材11之第二表面112形成一圓柱狀孔洞21。該圓柱狀孔洞21貫穿該基材11以顯露部分該介電層12，且環繞該基材11之一中心部113。該圓柱狀孔洞21之外側壁係定義出該基板11之通孔114。
參考圖3，形成(例如：沈積)一絕緣層22於該圓柱狀孔洞21內。在本實施例中，該絕緣層22之材質係為高分子聚合物。
參考圖4，以蝕刻方式移除該基材11之中心部113以形成一圓柱狀腔體23。在本實施例中，對應該基材11之中心部113之部分該介電層12更被移除，以形成一開口121，因此，該圓柱狀腔體23顯露部分該金屬層13。
參考圖5，該互連金屬24係形成於該圓柱狀腔體23之內表面上，且接觸該金屬層13。在本實施例中，該互連金屬24係形成於該圓柱狀腔體23之側壁上且於該金屬層13之一表面上，以形成杯狀且定義出該內部241。該互連金屬24之水平部係接觸該金屬層13，且該內部241開口於該基材11之第二表面112。接著，一中心絕緣材料25係形成於該內部241(如圖1所示)中，以完成該導電孔道26，且製得該半導體元件1。
在本實施例中，由於該晶圓10在一開始即具有形成於該基板11之第一表面111之該介電層12及該金屬層13，因此該互連金屬24係從該基材11之第二表面112形成。因此，該金屬層13可以經由該互連金屬24電性連接至該基材11之第二表面112。
參考圖6至圖9，顯示本發明該半導體元件1之製造方法之另一實施例之示意圖。
參考圖6，提供該晶圓10。該晶圓10係與圖2之晶圓10相同。接著，從該基材11之第二表面112移除該基材11之一部份以形成一圓柱狀腔體23，該圓柱狀腔體23係貫穿該基材11。在本實施例中，對應該圓柱狀腔體23之部分該介電層12更被移除，以在該介電層12形成該開口121，因此，該圓柱狀腔體23顯露部分該金屬層13。
參考圖7，該互連金屬24係以金屬沈積方式形成於該圓柱狀腔體23內，且接觸該金屬層13。在本實施例中，該互連金屬24係形成於該圓柱狀腔體23之側壁上。因此，該互連金屬24係為杯狀且定義出一內部241。該互連金屬24之水平部係接觸該金屬層13，且該內部241具有一開口位於該基材11之第二表面112。
參考圖8，該中心絕緣材料25係形成於該內部241中。
參考圖9，從該基材11之第二表面112形成該圓柱狀孔洞21。該圓柱狀孔洞21貫穿該基材11以顯露部分該介電層12，且環繞該互連金屬24。此時，該圓柱狀孔洞21之外側壁係定義出該基板11之通孔114。接著，一絕緣材料係沈積於該圓柱狀孔洞21內以形成一圓形絕緣層22，且製得該半導體元件1。
參考圖10，顯示本發明該半導體元件1之製造方法之另一實施例之示意圖。本實施例之方法與圖6至圖9之方法大致相同，其不同處如下所述。
參考圖10，當該互連金屬24形成於該圓柱狀腔體23之側壁時，該中心絕緣材料25並不隨著形成於該內部241中(如上一個實施例之圖8所示)。反之，在本實施例中，接著，從該基材11之第二表面112形成該圓柱狀孔洞21。該圓柱狀孔洞21貫穿該基材11以顯露部分該介電層12，且環繞該互連金屬24。接著，一絕緣材料係實質上於相同時間點施加於該內部241及該圓柱狀孔洞21內，其中位於該內部241之絕緣材料係定義為該中心絕緣材料25，且位於該圓柱狀孔洞21之絕緣材料係定義為該圓形絕緣層22，如圖1所示。
參考圖11，顯示本發明之另一實施例之半導體元件2之剖視示意圖。本實施例之半導體元件2與圖1所示之半導體元件1大致相同，其中相同元件賦予相同之編號。本實施例之半導體元件2與圖1所示之半導體元件1之不同處在於該介電層12更具有一凹部122。該凹部122之深度係小於該介電層12之厚度，亦即，該凹部122並未貫穿該介電層12。該凹部122之位置係對應該圓形絕緣層22，且該圓形絕緣層22延伸至該凹部122內。
參考圖12至圖13，顯示本發明該半導體元件2之製造方法之一實施例之示意圖。本實施例之方法與圖2至圖5之方法大致相同，其不同處如下所述。
參考圖12，提供該晶圓10。該晶圓10係與圖2之晶圓10相同。接著，從該基材11之第二表面112形成一圓柱狀孔洞21。該圓柱狀孔洞21貫穿該基材11以顯露部分該介電層12，且環繞該基材11之一中心部113。在本實施例中，部分該介電層12更被移除。因此，該圓柱狀孔洞21延伸至該介電層12內，以形成一凹部122。該凹部122之深度係小於該介電層12之厚度。因此，該凹部122並未貫穿該介電層12。
參考圖13，該圓形絕緣層22係形成於該圓柱狀孔洞21內。在本實施例中，該圓形絕緣層22更形成於該凹部122內。本實施例之接續步驟係與圖4及圖5之步驟相同，以製得該半導體元件2。
參考圖14，顯示本發明之另一實施例之半導體元件3之剖視示意圖。本實施例之半導體元件3與圖1所示之半導體元件1大致相同，其中相同元件賦予相同之編號。本實施例之半導體元件3與圖1所示之半導體元件1之不同處在於該導電孔道26之結構。在本實施例中，當該互連金屬24形成於該圓柱狀腔體23時，其填滿該圓柱狀腔體23以形成一實心柱(Solid Pillar)結構。可以理解的是，該半導體元件2之該導電孔道26之該互連金屬24(圖11)也可以是一實心柱。
參考圖15，顯示本發明之另一實施例之半導體元件4之剖視示意圖。本實施例之半導體元件4與圖1所示之半導體元件1大致相同，其中相同元件賦予相同之編號。本實施例之半導體元件4與圖1所示之半導體元件1之不同處在於該金屬層13之結構及該互連金屬24之長度。在本實施例中，該介電層12具有一開口121a，且該金屬層13係位於該介電層12之開口121a中以連接該該導電孔道26。該導電孔道26並未延伸至該開口121a中。以該基板11垂直方向量測(從該第一表面111至該第二表面112)，該絕緣層22之長度係等於該互連金屬24之長度。
參考圖16，顯示本發明該半導體元件4之製造方法之另一實施例之示意圖。本實施例之方法與圖2至圖5之方法大致相同，其不同處如下所述。
參考圖16，提供該晶圓10。該晶圓10具有該基板11、該介電層12及該金屬層13。該基板11係與圖2之該基板11相同。該介電層12係位於該基板11之第一表面111，且具有一開口121a。該金屬層13係位於該介電層12上且位於其開口121a內。接著，從該基材11之第二表面112形成一圓柱狀孔洞21。該圓柱狀孔洞21貫穿該基材11以顯露部分該金屬層13及部分該介電層12，且環繞該基材11之一中心部113。本實施例之接續步驟係與圖3至圖5之步驟相同，以製得該半導體元件4。
參考圖17，顯示本發明該半導體元件4之製造方法之另一實施例之示意圖。本實施例之方法與圖6至圖9之方法大致相同，其不同處如下所述。
參考圖17，提供該晶圓10。該晶圓10具有該基板11、該介電層12及該金屬層13。該基板11係與圖16之該基板11相同。該介電層12係位於該基板11之第一表面111，且具有一開口121a。該金屬層13係位於該介電層12上且位於其開口121a內。接著，從該基材11之第二表面112移除該基材11之一部份以形成一圓柱狀腔體23，該圓柱狀腔體23係貫穿該基材11。在本實施例中，該圓柱狀腔體23顯露部分該金屬層13。本實施例之接續步驟係與圖7至圖9之步驟相同，以製得該半導體元件4。
參考圖18，顯示本發明之另一實施例之半導體元件5之剖視示意圖。本實施例之半導體元件5與圖15所示之半導體元件4大致相同，其中相同元件賦予相同之編號。本實施例之半導體元件5與圖15所示之半導體元件4之不同處在於該介電層12更具有一凹部122a。該凹部122a之深度係小於該介電層12之厚度。因此，該凹部122a並未貫穿該介電層12。
參考圖19，顯示本發明該半導體元件5之製造方法之另一實施例之示意圖。本實施例之方法與圖16之方法大致相同，其不同處如下所述。
參考圖19，提供該晶圓10。該晶圓10係與圖16之晶圓10相同。接著，從該基材11之第二表面112形成一圓柱狀孔洞21。在本實施例中，部分該介電層12更被移除。因此，該圓柱狀孔洞21更延伸至該介電層12內，以形成該凹部122a。該圓柱狀孔洞21貫穿該基材11以顯露部分該金屬層13及部分該介電層12，本實施例之接續步驟係與圖3至圖5之步驟相同，以製得該半導體元件5。
參考圖20，顯示本發明之另一實施例之半導體元件6之剖視示意圖。本實施例之半導體元件6與圖18所示之半導體元件5大致相同，其中相同元件賦予相同之編號。本實施例之半導體元件6與該半導體元件5之不同處在於該導電孔道26之結構。在本實施例中，該導電孔道26之該互連金屬24係為一實心柱(Solid Pillar)。可以理解的是，該半導體元件4之該導電孔道26之該互連金屬24(圖15)也可以是一實心柱。
惟上述實施例僅為說明本發明之原理及其功效，而非用以限制本發明。因此，習於此技術之人士對上述實施例進行修改及變化仍不脫本發明之精神。本發明之權利範圍應如後述之申請專利範圍所列。
1‧‧‧本發明之一實施例之半導體元件
2‧‧‧本發明之另一實施例之半導體元件
3‧‧‧本發明之另一實施例之半導體元件
4‧‧‧本發明之另一實施例之半導體元件
5‧‧‧本發明之另一實施例之半導體元件
6‧‧‧本發明之另一實施例之半導體元件
10‧‧‧晶圓
11‧‧‧基板
12‧‧‧介電層
13‧‧‧金屬層
21‧‧‧圓柱狀孔洞
22‧‧‧絕緣層
23‧‧‧圓柱狀腔體
24‧‧‧互連金屬
25‧‧‧中心絕緣材料
26‧‧‧導電孔道
111‧‧‧基板之第一表面
112‧‧‧基板之第二表面
113‧‧‧中心部
114‧‧‧通孔
121、121a‧‧‧開口
122、122a‧‧‧凹部
241‧‧‧內部
圖1顯示本發明之一實施例之具有導電孔道之半導體元件之剖視示意圖；圖2至圖5顯示圖1之本發明之半導體元件之製造方法之一實施例示意圖；圖6至圖9顯示圖1之本發明之半導體元件之製造方法之另一實施例示意圖；圖10顯示圖1之本發明之半導體元件之製造方法之另一實施例示意圖；圖11顯示本發明之另一實施例之具有導電孔道之半導體元件之剖視示意圖；圖12至圖13顯示圖11之本發明之半導體元件之製造方法之一實施例示意圖；圖14顯示本發明之另一實施例之具有導電孔道之半導體元件之剖視示意圖；圖15顯示本發明之另一實施例之具有導電孔道之半導體元件之剖視示意圖；圖16顯示圖15之本發明之半導體元件之製造方法之一實施例示意圖；圖17顯示圖15之本發明之半導體元件之製造方法之另一實施例示意圖；圖18顯示本發明之一實施例之具有導電孔道之半導體元件之剖視示意圖；圖19顯示圖18之本發明之半導體元件之製造方法之一實施例示意圖；及圖20顯示本發明之另一實施例之具有導電孔道之半導體元件之剖視示意圖。
1‧‧‧本發明之一實施例之半導體元件
10‧‧‧晶圓
11‧‧‧基板
12‧‧‧介電層
13‧‧‧金屬層
22‧‧‧絕緣層
24‧‧‧互連金屬
25‧‧‧中心絕緣材料
26‧‧‧導電孔道
111‧‧‧基板之第一表面
112‧‧‧基板之第二表面
114‧‧‧通孔
121‧‧‧開口
241‧‧‧內部

权利要求:
Claims (20)
[1] 一種半導體元件，包括一基板，其內具有至少一導電孔道，該至少一導電孔道包含一互連金屬及一絕緣層，該絕緣層係環繞該互連金屬；一介電層，位於該基板之一第一表面，且覆蓋該絕緣層之一上表面之至少一部份；及一金屬層，鄰近於該介電層，且電性連接至該互連金屬。
[2] 如請求項1之半導體元件，其中該互連金屬貫穿該介電層以電性連接該金屬層。
[3] 如請求項1之半導體元件，其中該互連金屬貫穿該介電層以電性連接該金屬層，且該絕緣層未貫穿該介電層。
[4] 如請求項1之半導體元件，其中該絕緣層之該上表面完全被該介電層所覆蓋。
[5] 如請求項1之半導體元件，其中該絕緣層之該上表面完全被該介電層及該金屬層所覆蓋。
[6] 如請求項1之半導體元件，其中該互連金屬係為杯狀。
[7] 如請求項6之半導體元件，其中該杯狀互連金屬包含一側部及一水平部，該側部係鄰近該絕緣層，且該水平部係位於該金屬層上。
[8] 如請求項6之半導體元件，其中該杯狀互連金屬定義出一內部，該內部之內具有一絕緣材料。
[9] 如請求項1之半導體元件，其中該互連金屬係為一金屬柱。
[10] 如請求項1之半導體元件，其中該介電層具有一凹部，該凹部之深度係小於該介電層之厚度，該絕緣層部分地延伸至該介電層中。
[11] 如請求項1之半導體元件，其中該介電層具有一開口，其中部分該金屬層係位於該介電層之開口中以連接該互連金屬。
[12] 如請求項1之半導體元件，其中該基板之材質包含矽。
[13] 如請求項1之半導體元件，其中該基板之材質包含玻璃。
[14] 一種半導體元件，包括一基板，其內具有至少一導電孔道，該至少一導電孔道包含一通孔，該通孔係形成於該基板中，該通孔包含一絕緣層，該絕緣層係位於該通孔之一側壁上且環繞一杯狀互連金屬；一介電層，位於該基板之一第一表面；及一金屬層，鄰近於該介電層；其中該互連金屬貫穿該介電層以電性連接該金屬層，且該絕緣層未貫穿該介電層。
[15] 如請求項14之半導體元件，其中該絕緣層之一上表面完全被該介電層所覆蓋。
[16] 如請求項14之半導體元件，其中該絕緣層之一上表面完全被該介電層及該金屬層所覆蓋。
[17] 如請求項14之半導體元件，其中該互連金屬定義出一內部，該內部之內具有一絕緣材料。
[18] 一種半導體元件之製造方法，包括以下步驟：蝕刻一基板以形成一圓柱狀腔體；沈積一互連金屬於該圓柱狀腔體中；蝕刻該基板以形成一圓柱狀孔洞，其中該互連金屬係位於該圓柱狀孔洞之內；及沈積一絕緣層於該圓柱狀孔洞內，其中該絕緣層具有一上表面，且該上表面接觸一介電層，該介電層係位於該基板上。
[19] 如請求項18之方法，其中該介電層具有一開口，一金屬層更位於該介電層之開口中；且該圓柱狀腔體顯露部分該金屬層。
[20] 如請求項18之方法，其中該互連金屬係形成於該圓柱狀腔體之一側壁上，以形成杯狀且定義出一內部；一圓形絕緣層係形成於該圓柱狀孔洞中，且一中心絕緣材料係形成於該內部中。

类似技术:

公开号 | 公开日 | 专利标题

TWI503981B|2015-10-11|半導體裝置

US9472504B2|2016-10-18|Semiconductor having a high aspect ratio via

TWI463584B|2014-12-01|將淺溝槽隔離及穿透基板之通孔整合至積體電路設計中

US9666507B2|2017-05-30|Through-substrate structure and method for fabricating the same

TW201340282A|2013-10-01|矽通孔結構及其製造方法

US9837305B1|2017-12-05|Forming deep airgaps without flop over

TWI552285B|2016-10-01|半導體元件及其製造方法

US9245843B2|2016-01-26|Semiconductor device with internal substrate contact and method of production

US8679937B2|2014-03-25|Method for fabricating a capacitor and capacitor structure thereof

TW202111710A|2021-03-16|半導體記憶裝置及其製造方法

TW202006888A|2020-02-01|記憶元件及其製造方法

JP2017005151A|2017-01-05|半導体装置およびその製造方法

TWI746585B|2021-11-21|半導體裝置與其製造方法

FR2972565A1|2012-09-14|Procédé de réalisation d'interconnexions verticales a travers des couches

JP2015182187A|2015-10-22|Ｍｅｍｓデバイス

WO2020215260A1|2020-10-29|电容器及其制备方法

KR101001058B1|2010-12-14|반도체 소자 및 그 제조방법

US20210202518A1|2021-07-01|Memory device and method for fabricating the same

JP2017208368A|2017-11-24|貫通電極付基板

KR20130011320A|2013-01-30|반도체 장치 및 그 제조 방법

KR101299217B1|2013-08-22|반도체 소자 및 그의 제조 방법

US20180122721A1|2018-05-03|Plug structure of a semiconductor chip and method of manufacturing the same

TW201807759A|2018-03-01|半導體裝置與其製造方法

US20160362297A1|2016-12-15|Method for producing a component, and component

TWI555122B|2016-10-21|半導體元件之內連線結構其製備方法

同族专利:

公开号 | 公开日

TWI552285B|2016-10-01|

CN106206502A|2016-12-07|

CN106206502B|2020-01-07|

CN103137601A|2013-06-05|

CN103137601B|2016-08-24|

US20130134600A1|2013-05-30|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

JP4211674B2|2004-05-12|2009-01-21|セイコーエプソン株式会社|半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器|

US7772116B2|2005-09-01|2010-08-10|Micron Technology, Inc.|Methods of forming blind wafer interconnects|

JP5330863B2|2009-03-04|2013-10-30|パナソニック株式会社|半導体装置の製造方法|

US8598713B2|2009-07-22|2013-12-03|Newport Fab, Llc|Deep silicon via for grounding of circuits and devices, emitter ballasting and isolation|

DE102009035437B4|2009-07-31|2012-09-27|Globalfoundries Dresden Module One Llc & Co. Kg|Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist|

JP2011096918A|2009-10-30|2011-05-12|Oki Semiconductor Co Ltd|半導体装置および半導体装置の製造方法|

JP5412316B2|2010-02-23|2014-02-12|パナソニック株式会社|半導体装置、積層型半導体装置及び半導体装置の製造方法|

US8466059B2|2010-03-30|2013-06-18|Taiwan Semiconductor Manufacturing Company, Ltd.|Multi-layer interconnect structure for stacked dies|

US20120056331A1|2010-09-06|2012-03-08|Electronics And Telecommunications Research Institute|Methods of forming semiconductor device and semiconductor devices formed by the same|

FR2968130A1|2010-11-30|2012-06-01|St Microelectronics Sa|Dispositif semi-conducteur comprenant un condensateur et un via de connexion electrique et procede de fabrication|

KR101732975B1|2010-12-03|2017-05-08|삼성전자주식회사|반도체 장치의 제조 방법|

JP5402915B2|2010-12-06|2014-01-29|パナソニック株式会社|半導体装置およびその製造方法|

US20130015504A1|2011-07-11|2013-01-17|Chien-Li Kuo|Tsv structure and method for forming the same|

US8502389B2|2011-08-08|2013-08-06|Taiwan Semiconductor Manufacturing Company, Ltd.|CMOS image sensor and method for forming the same|CN104795390B|2014-01-22|2018-06-15|日月光半导体制造股份有限公司|半导体装置及其制造方法|

US10133133B1|2017-06-28|2018-11-20|Advanced Optoelectronic Technology, Inc|Liquid crystal display base|

法律状态:

优先权:

申请号 | 申请日 | 专利标题

US13/305,593|US20130134600A1|2011-11-28|2011-11-28|Semiconductor device and method for manufacturing the same|

[返回顶部]